Programación y Arquitectura de sistemas heterogéneos
Tarifa general:100 €. Tarifa reducida: 80€
Tendrán derecho a la tarifa reducida los estudiantes sin trabajo, los desempleados, los jubilados, el personal de la Universidad de Zaragoza y los tutores de prácticas de los alumnos de las distintas titulaciones del Campus de Teruel.
Este curso tiene como objetivo dar una visión global de los sistemas heterogéneos para que los alumnos conozcan desde los modelos de programación con los que pueden ser programados hasta su arquitectura. Para ello, se plantean distintos módulos que cubrirán las siguientes temáticas:
- Caracterización, taxonomía y organización de los sistemas heterogéneos actuales
- Descripción a nivel arquitectónico de los principales aceleradores utilizados en sistemas heterogéneos
- Presentación y uso práctico de un conjunto de herramientas tales como Intel TBB o OpenCL para el desarrollo y explotación de sistemas heterogéneos
El contenido del curso se divide entre clases prácticas y laboratorios para que los alumnos trabajen con las tecnologías presentadas en la parte teórica. Al final del curso los alumnos entenderán la arquitectura de los sistemas heterogéneos y serán capaces de programar con distintos modelos de programación en los mismos.
Día 10 de septiembre, lunes
Mañana
8:45-9:00h Recogida de documentación
9:00-11:00h Introducción a los Sistemas Heterogéneos (hardware/software y métricas para su análisis).
D. Darío Suárez Gracia y D. Víctor Viñals Yúfera
11:00-11:30h Descanso
11:30-13:30h Arquitectura de Graphical Processor Units (GPUs) y de Field Programmable Gate Array (FPGAs) e Introducción a OpenCL.
D. Ruben Gran Tejero y D. Alejandro Valero Bresó
Tarde
16.00-18:00h Programación heterogénea con OmpSs.
D. Xavier Martorell Bofill
18:00-18:30h Descanso
18:30-20:30h Laboratorio introducción OpenCL y OmpSs: CPU, GPU y FPGA.
D. Rubén Gran Tejero,
D. Xavier Martorell y D. Alejandro Valero Bresó
Día 11 de septiembre, martes
Mañana
9:00-11:00h Programación heterogénea con Intel Thread Building Blocks (TBB).
D. Rafael Asenjo Plaza y
Dña. María Ángeles González Navarro
11:00-11:30h Descanso
11:30-13:30h Laboratorio programación TBB.
D. Rafael Asenjo Plaza y Dña. María Ángeles González Navarro
Tarde
16:00-18:00h Intel Xeon Phi con MPI.
Dña. Maria Jesús Garzarán.
18:00-18:30h Descanso
18:30-20:30h Laboratorio/Reto Catedra Inycom.
D. Ruben Gran Tejero y D. Alejandro Valero Bresó
D. Darío Suarez Gracia. Director del curso.
D. Rubén Gran Tejero. Secretario del curso.
D. Alejandro Granero Bresó. Profesor. Universidad de Zaragoza.
D. Víctor Viñals Yúfera. Catedrático. Universidad de Zaragoza.
Dña. Mª Jesús Garzarán Arnau. Principal Engineer. Intel Corporation.
D. Xavier Martorell Xavier. Profesor Titular. Universitat Politècnica de Catalunya
D. Rafael Asenjo Plaza. Catedrático. Universidad de Málaga.
Dña. Mª Ángeles Gonzalez Navarro. Profesor Titular. Universidad de Málaga.
Jornadas SARTECO
